{"id":69693,"date":"2024-10-21T13:06:14","date_gmt":"2024-10-21T11:06:14","guid":{"rendered":"https:\/\/www.icalps.com\/?page_id=69693"},"modified":"2026-10-20T10:44:00","modified_gmt":"2026-10-20T08:44:00","slug":"stage-ultra-low-power-risc-v","status":"publish","type":"page","link":"https:\/\/www.icalps.com\/fr\/stage-ultra-low-power-risc-v\/","title":{"rendered":"Stage Ing\u00e9nieur \u2013 Architecture Ultra-Low Power & RISC-V"},"content":{"rendered":"\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t

Stage Ing\u00e9nieur 3A \/ Projet de fin d'\u00e9tude \u2013 Architecture Ultra-Low Power & RISC-V<\/span><\/p><\/span><\/span><\/h1>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t

Impl\u00e9mentation et v\u00e9rification d\u2019une architecture Ultra-Low Power sur une plate-forme int\u00e9grant un coeur RISC-V<\/h2>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t\n\t\t\t\t\t\t<\/span>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
\n\t\t\t
<\/div>\n\t\t<\/div>\n\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t

Filiale du groupe industriel SEALSQ, IC\u2019Alps est une soci\u00e9t\u00e9 fran\u00e7aise, de 90 collaborateurs, sp\u00e9cialis\u00e9e dans le d\u00e9veloppement d\u2019ASIC ou circuits int\u00e9gr\u00e9s \u00ab sur-mesure \u00bb analogiques et num\u00e9riques, pour ses clients.<\/p>

Depuis ses deux centres de conception \u00e0 Grenoble et Toulouse, IC\u2019Alps sert de nombreux clients dans les secteurs exigeants de la s\u00e9curit\u00e9, de l\u2019automobile, du m\u00e9dical, de l\u2019industrie, de l\u2019a\u00e9ronautique… Ses \u00e9quipes d’ing\u00e9nierie hautement qualifi\u00e9es couvrent toutes les expertises n\u00e9cessaires et poss\u00e8dent une forte exp\u00e9rience dans les circuits int\u00e9gr\u00e9s analogiques, num\u00e9riques et mixtes sur des technologies pouvant aller de 0,18 \u03bcm jusqu\u2019\u00e0 3 nm.<\/p>

Au sein de l\u2019\u00e9quipe conception num\u00e9rique, dans le cadre d\u2019un projet R&D visant \u00e0 adresser des projets industriels, nous travaillons sur une plateforme SoC con\u00e7ue autour d\u2019un RISCV avec plusieurs fonctionnalit\u00e9s et p\u00e9riph\u00e9riques. L\u2019\u00e9quipe a travaill\u00e9 sur la d\u00e9finition d\u2019une architecture \u00e0 tr\u00e8s basse consommation (Ultra-Low Power). Nous proposons un stage pour impl\u00e9menter cette architecture, qui permettra de travailler sur le contr\u00f4le des domaines d\u2019alimentation, les horloges, les modes d\u2019alimentation ainsi que les transitions entre ces diff\u00e9rents modes.<\/p>

Ce stage touche \u00e0 plusieurs aspects du m\u00e9tier de conception num\u00e9rique des ASICs : RTL, s\u00e9quences UVM, code C, UPF, interface conception\/impl\u00e9mentation physique, simulations power…<\/p>

L\u2019Ultra-Low Power (ULP) est de plus en plus recherch\u00e9 dans tous les domaines d\u2019innovation, car il permet d\u2019augmenter l\u2019autonomie des produits tout en r\u00e9duisant leur consommation \u00e9nerg\u00e9tique<\/em><\/p>\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t

Vos missions<\/h3>\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t